之前说过AMD Zen5架构性能的单核理论相比Zen4可以提升40%以上，相当不可思议。根据MLID的最新声明，这个秘密应该来自AVX-512指令集。

AVX-512指令set原本是英特尔的独门秘籍，AMD Zen4架构开始支持它，包括消费级锐龙和数据中心级骁龙。尴尬的是，由于英特尔采用了大小核架构设计，下一代Arrow Lake和Lunar Lake可能不再支持AVX-512（也没有超线程技术），而是变成了AMD//[/]。

Zen4架构的AVX-512指令集是通过结合两个256位FPU浮点单元实现的，这可以更灵活，功耗更低，但性能并未达到限制。

Zen5架构将引入512位FPU单元，可以直接执行AVX-512，性能更强，并且还可以高效执行VNNI等。指令，这样更有利于提升AI性能。

为此，Zen5架构还将在其他方面进行升级和协调，这便于向FPU单元馈送足够的数据和指令。

例如增加一级缓存DTLB，例如将一级数据缓存容量从32KB增加到48KB，例如加宽加载存储队列，例如将FPU MADD的延迟缩短一个时钟周期等等。

此外，Zen5架构的整数执行流水线将从8个增加到10个。

但是，L2缓存容量保持不变，每核1MB。